517 112 DIGITAL LOGIC DESIGN · สัปดาห์ที่ 1

บทที่ 1
หลักการพื้นฐานระบบดิจิทัล

Fundamentals of Digital Systems
อ.อภิเษก หงษ์วิทยากร
ภาควิชาคอมพิวเตอร์ คณะวิทยาศาสตร์ มหาวิทยาลัยศิลปากร
แนะนำรายวิชา

517 112 การออกแบบวงจรตรรกะเชิงเลข

ตรรกะเชิงเลขเบื้องต้น · วงจรดิจิทัลและการประยุกต์ · พีชคณิตแบบบูล · สมการเชิงตรรกะ · เทคนิคการลดรูปวงจรตรรกะ · การวิเคราะห์และออกแบบวงจรเชิงผสมและเชิงลำดับ · อุปกรณ์ตรรกะแบบโปรแกรมได้ · การสังเคราะห์วงจรรวมด้วยภาษาอธิบายฮาร์ดแวร์เบื้องต้น

หน่วยกิต
3(2-2-5)
ประเภท
วิชาเฉพาะด้าน (บังคับ)
ต่อสัปดาห์
บรรยาย 2 ชม.
ปฏิบัติ 2 ชม.
ศึกษาเอง 5 ชม.
ภาคการศึกษา
ภาค 2 ชั้นปีที่ 1
ไม่มีวิชาบังคับก่อน
ผลลัพธ์การเรียนรู้ที่คาดหวังของรายวิชา (CLOs)

เมื่อจบวิชานี้ นักศึกษาจะสามารถ…

  1. อธิบายหลักการเบื้องต้นของภาษาอธิบายฮาร์ดแวร์ (HDL)
  2. อธิบายเทคนิคการลดรูปวงจรตรรกะ
  3. อธิบายการวิเคราะห์และออกแบบวงจรพื้นฐานของระบบคอมพิวเตอร์
  4. อธิบายหลักการตรรกะเชิงเลขเบื้องต้นในการสร้างวงจรดิจิทัล ← บทนี้
  5. อธิบายการทำงานของวงจรผสมและวงจรเชิงลำดับ
  6. อธิบายรูปแบบตัวแทนข้อมูลดิจิทัลด้วยเลขไบนารี
  7. เขียนวิธีการแปลงชนิดของข้อมูลพื้นฐาน
  1. เลือกเกทพื้นฐานที่เหมาะสมสำหรับวงจรขนาดเล็ก
  2. เลือกไอซีที่เหมาะกับระดับแรงดันไฟฟ้า
  3. แบ่งงานเป็นงานย่อยและมอบหมายในทีม
  4. อธิบายเป้าหมายของงานกับผู้ร่วมทีมจนเข้าใจตรงกัน
  5. รายงานความก้าวหน้าและนำเสนออย่างเหมาะสม
  6. อ่านงานด้านเทคนิคใหม่ ๆ ในการออกแบบวงจรตรรกะ
แผนการสอน 16 สัปดาห์

เส้นทางของเรา

1แนะนำรายวิชา · บทที่ 1 หลักการพื้นฐานระบบดิจิทัล
2–3บทที่ 2 ระบบตัวเลข / รหัส
4บทที่ 3 ลอจิกเกท · TTL/CMOS
5บทที่ 4 พีชคณิตบูลีน
6บทที่ 5 การลดรูป · K-map
7บทที่ 6 วงจรคอมไบเนชัน · มอบหมายโครงงาน
8สอบกลางภาค (บทที่ 1–6)
9–10บทที่ 7 วงจรคอมไบเนชันของฟังก์ชันต่าง ๆ
10–11บทที่ 8 แลทช์และฟลิปฟลอป
12บทที่ 9 วงจรนับ · ชิฟต์รีจิสเตอร์
13บทที่ 10 เครื่องสถานะ Mealy/Moore
14บทที่ 11 PLD · CPLD · FPGA
14–15บทที่ 12 Verilog · นำเสนอโครงงาน
16สอบปลายภาค (บทที่ 7–12)
การประเมินผล

คะแนนมาจากไหน

20%
30%
20%
30%
แบบฝึกหัดท้ายบท + รายงานผลการทดลอง
สัปดาห์ 2–15 · ประเมินตามสภาพจริง
สอบกลางภาค (ข้อเขียน)
สัปดาห์ 8 · บทที่ 1–6
โครงงานกลุ่ม + สรุปบทความเทคนิคใหม่
สัปดาห์ 7–15 · ทีม / ความก้าวหน้า / นำเสนอ
สอบปลายภาค (ข้อเขียน)
สัปดาห์ 16 · บทที่ 7–12
บทที่ 1

จุดประสงค์ และเนื้อหาในบทนี้

🎯 จุดประสงค์
  1. เข้าใจพัฒนาการและความสำคัญของระบบดิจิทัลอิเล็กทรอนิกส์
  2. อธิบายคุณสมบัติและความแตกต่างของปริมาณดิจิทัลและแอนะล็อก
  3. เข้าใจปฏิบัติการตรรกะพื้นฐาน NOT, AND และ OR
  1. 1.1 ความเป็นมาของอิเล็กทรอนิกส์
  2. 1.2 พัฒนาการของระบบดิจิทัลอิเล็กทรอนิกส์
  3. 1.3 ปริมาณทางดิจิทัลและแอนะล็อก
  4. 1.4 ข้อได้เปรียบของดิจิทัล
  5. 1.5 ลักษณะของสัญญาณดิจิทัล
  6. 1.6 สัญญาณนาฬิกาและพัลส์
  7. 1.7 พื้นฐานเรื่องตัวปฏิบัติการทางตรรกะ

1.1ความเป็นมาของอิเล็กทรอนิกส์

อิเล็กทรอนิกส์เปลี่ยนอารยธรรมของโลก ทั้งแง่บวก (คอมพิวเตอร์ โทรคมนาคม เครื่องจักรอัตโนมัติ เครื่องใช้ในบ้าน) และแง่ลบ (อาวุธสงครามยุคใหม่)

ใช้เวลาเพียง ~1 ศตวรรษ จากการค้นพบอิเล็กตรอน สู่การสร้างปัญญาประดิษฐ์

1883
โธมัส เอดิสัน พบโดยบังเอิญว่าประจุไฟฟ้าไหลผ่านสุญญากาศได้ — อิเล็กตรอนจากไส้หลอดที่ร้อนเดินทางไปยังขั้วไฟฟ้าอีกขั้ว

→ จุดเริ่มต้นยุคหลอดสุญญากาศ (ราว 1900–1950)

1.1ไทม์ไลน์การค้นพบที่สำคัญ (ตารางที่ 1.1)

1.1ข้อสังเกต 3 ประการจากไทม์ไลน์

  1. ความสำเร็จมาจากการคิดค้นต่อเนื่อง — ผลงานในอดีตปูทางให้ผลงานภายหลัง
  2. จากวันประดิษฐ์ถึงวันแพร่หลายใช้เวลาหลายปี: ทรานซิสเตอร์ 1947 → 1960s · ไอซี 1958 → 1970s · ไมโครโพรเซสเซอร์ 1969 → 1980s
  3. เครื่องมือสมรรถนะสูง (คอมพิวเตอร์ ระบบนำวิถีจรวด) คือการผสมผสานสิ่งประดิษฐ์ในอดีต — มรดกทางปัญญาที่ต้องสานต่อ

1.2.1วิวัฒนาการของอุปกรณ์: 4 ยุค

ยุคที่ 1

หลอดสุญญากาศ

1920–1950

เริ่มที่วิทยุโทรคมนาคม ปลายยุคเริ่มใช้กับคอมพิวเตอร์

ยุคที่ 2

ทรานซิสเตอร์

1950–1970

คอมพิวเตอร์และอุปกรณ์พกพาผลักดัน: คุณภาพดีขึ้น ขนาดเล็กลง

ยุคที่ 3

ไอซี

1970–1980

สารกึ่งตัวนำ (ซิลิคอน) → ราคาถูก คุณภาพสูง

ยุคที่ 4

VLSI

1980–ปัจจุบัน

เพิ่มขีดความสามารถของอุปกรณ์

VLSI = Very Large Scale Integrated circuit — ไอซีที่มีทรานซิสเตอร์จำนวนมาก ๆ · แนวโน้ม: ใช้ VLSI มากขึ้น ใช้ชิ้นส่วนเอกเทศ (discrete components) น้อยลง

1.2.2ทำไมอิเล็กทรอนิกส์เริ่มต้นด้วยแอนะล็อก?

① โลกเป็นแอนะล็อก
ปริมาณในชีวิตประจำวันมีค่าต่อเนื่องทั้งขนาดและเวลา
② ดิจิทัลเปลืองชิ้นส่วน
มากกว่านับสิบถึงร้อยเท่า — ยุคแรกยังผลิตชิ้นส่วนให้กะทัดรัดไม่ได้ หลักการดิจิทัลจึงเป็นแค่ทฤษฎี
ข้อดีของดิจิทัลเหนือแอนะล็อก
  • สร้างถูกต้องแล้ว ใช้ได้ทันที ไม่ต้องปรับแต่ง
  • รักษาคุณภาพสัญญาณได้ดีกว่ามาก
  • ปรับเปลี่ยน/ปรับปรุงสัญญาณได้ตามต้องการ

1.2.2–1.2.3แนวโน้ม: แอนะล็อก ⇄ ดิจิทัล

สัญญาณแอนะล็อก ADC ประมวลผล0101 1100… DAC แอนะล็อก ต้นทางปลายทาง

งานแอนะล็อกล้วน (โทรศัพท์, โทรทัศน์) → แปลงเป็นดิจิทัลที่ต้นทาง ประมวลผล แล้วแปลงกลับที่ปลายทาง — สิ้นเปลืองกว่า แต่คุ้มเพราะข้อดีเหนือกว่า

1.2.3 การควบคุมอัตโนมัติ — ระบบควบคุมก็ต้องเป็นดิจิทัลตาม · เดิมไม่คุ้มสำหรับงานเล็ก แต่ VLSI ทำให้ไมโครโพรเซสเซอร์ราคาถูก จึงใช้ควบคุมได้ทั้งงานเล็กและใหญ่

1.3ปริมาณแอนะล็อก vs ดิจิทัล

แอนะล็อก = ค่าต่อเนื่อง (continuous)
อุณหภูมิ เวลา ความดัน ระยะทาง ความดังของเสียง
ดิจิทัล = ชุดค่าที่แยกเป็นชิ้น ๆ (discrete)

อุณหภูมิไม่กระโดดจาก 37 °C ไป 38 °C ทันที — เป็นฟังก์ชันต่อเนื่องตามเวลา

รูปที่ 1.1
รูปที่ 1.1 อุณหภูมิเทียบกับเวลา — ปริมาณแอนะล็อก

1.3ค่าตัวอย่าง → ตัวแทนข้อมูลดิจิทัล

อ่านค่าอุณหภูมิทุก 1 ชั่วโมง = นำค่าตัวอย่าง (sample) มาเป็นตัวแทน

แปลงแต่ละค่าเป็นรหัสดิจิทัล (digital code) ของ 1 และ 0

เรียกว่า ตัวแทนข้อมูลทางดิจิทัล (digital representation)

รูปที่ 1.2
รูปที่ 1.2 ค่าตัวอย่างที่ใช้แทนค่าอุณหภูมิ

ลองเอง: สุ่มค่าและเข้ารหัส

1.4ข้อได้เปรียบของดิจิทัล

⚙️
ประมวลผล
processing มีประสิทธิภาพ น่าเชื่อถือ
📡
ส่งถ่ายข้อมูล
transmission ทนต่อสัญญาณรบกวน
💾
จัดเก็บ
storage กะทัดรัด ทำซ้ำไม่เพี้ยน
Noise (สัญญาณรบกวน) คือแรงดันของข้อมูลที่ขยับเปลี่ยนไปมาโดยไม่พึงประสงค์ — กระทบเสียงแอนะล็อกอย่างมาก แต่แทบไม่มีผลกับข้อมูลดิจิทัล

ลองเอง: noise สะสม vs สร้างสัญญาณใหม่

1.4เชื่อมสองโลกด้วย ADC และ DAC

ADC Analog-to-Digital Converter
แอนะล็อก → ดิจิทัล

DAC Digital-to-Analog Converter
ดิจิทัล → แอนะล็อก

ระบบเสียงแอนะล็อก: เสียงพูด (ต่อเนื่อง) → linear amplifier ขยายให้แรงขึ้น → ขับลำโพง

รูปที่ 1.3
รูปที่ 1.3 ระบบขยายเสียงแบบแอนะล็อก

1.4ตัวอย่าง: ระบบเล่นแผ่น CD

รูปที่ 1.4
บันทึก: ไมโครโฟน → ADC → ข้อมูล 0/1 → เขียนลงแผ่น
เล่น: อ่านข้อมูล 0/1 → DAC → ภาคขยาย → ลำโพง

1.5ลักษณะของสัญญาณดิจิทัล

บิต 1 = ลอจิกหนึ่ง / HIGH · บิต 0 = ลอจิกศูนย์ / LOW

แรงดันที่แทน 0/1 เรียกว่า ระดับลอจิก (logic level) ขึ้นกับอุปกรณ์ — ส่วนใหญ่ 1 = 5 V, 0 = 0 V (บางชนิด 12 V)

VL(min)ต่ำสุดที่ยังเป็นลอจิก 0
VL(max)สูงสุดที่ยังเป็นลอจิก 0
VH(min)ต่ำสุดที่เป็นลอจิก 1
VH(max)สูงสุดที่เป็นลอจิก 1

ระหว่าง VL(max) ถึง VH(min) = ระบบตีความไม่ได้

รูปที่ 1.5
รูปที่ 1.5 ค่าระดับแรงดันลอจิก

ลองเอง: แรงดันนี้เป็น 0 หรือ 1?

1.5ข้อมูลคงที่ vs เปลี่ยนตามเวลา

ข้อมูลคงที่: 1010 = 4 บิต มีค่า 1, 0, 1, 0 ตลอด

ข้อมูลที่เปลี่ยนตามเวลา → อธิบายด้วยไดอะแกรมเวลา (timing diagram)

เรียกสัญญาณแบบนี้ว่า รูปคลื่นดิจิทัล (digital waveform)

รูปที่ 1.6
รูปที่ 1.6 สัญญาณดิจิทัลที่เปลี่ยนไปตามเวลา

1.6สัญญาณนาฬิกาและพัลส์

สัญญาณนาฬิกา (clock) สลับ 0↔1 ด้วยคาบเวลาแน่นอน (periodic) ใช้กระตุ้นการทำงานของระบบ

สัญญาณพัลส์ (pulse) ส่งออกมาช่วงสั้น ๆ เพื่อกระตุ้นงานบางอย่าง

  • พัลส์แบบบวก 0 → 1 → 0
  • พัลส์แบบลบ 1 → 0 → 1
periodic
(ก) periodic
non-periodic
(ข) non-periodic
positive
(ค) พัลส์แบบบวก
negative
(ง) พัลส์แบบลบ

1.6ความถี่ คาบเวลา และดิวตี้ไซเคิล

f = 1Tความถี่ (Hz)
T = 1fคาบเวลา (s)
ดิวตี้ไซเคิล = twT × 100%tw = ความกว้างของพัลส์ (pulse width)

ลองคิดเร็ว: สัญญาณนาฬิกา 1 GHz มีคาบเวลาเท่าใด? → 1 ns

ตัวอย่างที่ 1.1

จากสัญญาณพัลส์ในรูปที่ 1.8 จงหา (ก) คาบเวลา (ข) ความถี่ (ค) ดิวตี้ไซเคิล

รูปที่ 1.8
(ก) จากต้นพัลส์ถึงต้นพัลส์ถัดไป
T = 10 ms
(ข) f = 1/T = 1/10 ms
f = 100 Hz
(ค) (1 ms / 10 ms) × 100%
= 10%

1.6ขอบสัญญาณ และพัลส์ที่ไม่เป็นอุดมคติ

พัลส์แบบบวกพัลส์แบบลบ
leading edge (t0)rising edgefalling edge
trailing edge (t1)falling edgerising edge

พัลส์อุดมคติเปลี่ยนค่าทันที — ในความจริงทำไม่ได้

  • rise time tr: 10% → 90%
  • fall time tf: 90% → 10%
  • pulse width tw: วัดที่ 50% ↔ 50%
รูปที่ 1.9
รูปที่ 1.9 พัลส์ที่ไม่เป็นอุดมคติ

ลองเอง: เครื่องกำเนิดพัลส์

1.6.1ไดอะแกรมเวลา

1.7ตัวปฏิบัติการทางตรรกะพื้นฐาน

รูปที่ 1.11
  • 3 ชนิด: NOT · AND · OR
  • เส้นซ้าย = อินพุต · เส้นขวา = เอาต์พุต
  • วงจรที่ทำหน้าที่นี้ = ลอจิกเกต (logic gate)
  • AND, OR มีอินพุตได้หลายเส้น · NOT มีเส้นเดียว
  • จริง (true) = HIGH = 1 · เท็จ (false) = LOW = 0

1.7.1–1.7.3NOT · AND · OR

NOT กลับค่าเป็นตรงข้าม — เอาต์พุตเป็นนิเสธของอินพุต (เรียก อินเวอร์เตอร์)
รูปที่ 1.12
AND เป็น HIGH เฉพาะเมื่อทุกอินพุตเป็น HIGH
รูปที่ 1.13
OR เป็น HIGH เมื่อมีอินพุตใดเป็น HIGH · LOW เฉพาะเมื่อทุกอินพุตเป็น LOW
รูปที่ 1.14

ลองเอง: สนามทดลองลอจิกเกต

สรุปท้ายบท

  • อิเล็กทรอนิกส์ 4 ยุค: หลอดสุญญากาศ → ทรานซิสเตอร์ → ไอซี → VLSI
  • แอนะล็อก = ต่อเนื่อง · ดิจิทัล = ไม่ต่อเนื่อง · เชื่อมด้วย ADC / DAC
  • ดิจิทัลได้เปรียบด้านประมวลผล ส่งถ่าย จัดเก็บ และทนต่อ noise
  • ระดับลอจิกกำหนดด้วยช่วง VL และ VH · ช่วงกลางตีความไม่ได้
  • f = 1/T · ดิวตี้ไซเคิล = (tw/T) × 100%
  • NOT กลับค่า · AND = 1 เมื่อทุกอินพุตเป็น 1 · OR = 1 เมื่อมีอินพุตใดเป็น 1

เช็กความเข้าใจ

Q1 อุปกรณ์กำหนด LOW 0–0.8 V, HIGH 2–5 V ป้อน 1.4 V ได้อะไร?
→ ตีความไม่ได้ (อยู่ระหว่าง VL(max) กับ VH(min))
Q2 คาบเวลา 0.5 ms มีความถี่เท่าใด?
→ f = 1/0.5 ms = 2 kHz
Q3 พัลส์แบบลบ leading edge คือขอบอะไร?
→ falling edge
Q4 OR 2 อินพุต A = 1, B = 0 ได้เท่าใด?
→ 1
ปฏิบัติการสัปดาห์ที่ 1

แนะนำแผงทดลองและเครื่องมือวัด

สัปดาห์หน้า
02

ระบบตัวเลข ตัวปฏิบัติการทางคณิตศาสตร์
และรหัสตัวเลข

เลขฐานสิบ · ฐานสอง · การแปลงเลขฐาน · การคำนวณเลขไบนารี CLO6 CLO7